Windows Terminal の見た目をかっこよくする（Pureline）

VSCodeでMarkdown記述のおすすめ拡張機能とTips

Python OpenCV 16bit tif画像の出力・読み込み

Vivado インストール方法【Xilinx FPGA環境構築】Windows

MarkdownとVSCodeで毎日メモを取りたいときに使える拡張機能

Intel FPGA 開発ソフト Quartus Prime インストール方法（無料版ライト・エディション）

Polars Excelファイルの読み込みとシート名の取得 – Python

AXI4-Stream VIPをMasterとして試してみる

AXI VIP（AXI Verification IP） Master のお試し

VSCodeの見た目をかっこよくする（透明化、配色テーマ）

Windows Git Bash の .bashrc の設定 (主にPython関連)

Python Black+Flake8 (VScode拡張機能) の設定

屈折率と波長依存性（分散）の個人的理解

Google Photos 一括ダウンロード・日付整理（2025年8月時点）

verible SystemVerilog/VerilogのFormatterをVSCodeで使う

pyenv-win, Poetryを使ってPythonの環境構築（Windows）

nanobindを利用してPythonからC++の関数を使う（Windows, CMake, MSVC）

WSL へ Neovim を入れて環境構築 (+Python)

SystemVerilog

AXI4-Stream VIPをMasterとして試してみる

はじめにAMD Vivadoで、AXI4-Stream VIPをAXI StreamのMasterとして使ってみたので、使い方を残しておきます。（Slaveはこの記事では扱いません。利用予定はあるので、今後使い方をのせるかもしれません）対象...

verible SystemVerilog/VerilogのFormatterをVSCodeで使う

はじめに私はいつもFPGAのロジックをSystemVerilogやVerilogで記述しています。しかし、Formatterをほとんど使っていませんでした。Pythonとかを書いている時はBlack等のFormatterがあるため、Spac...

2024.03.16 2024.05.03