Programming
Python OpenCV 16bit tif画像の出力・読み込み
Xilinx
FPGA AXI VIP（AXI Verification IP） Master のお試し
はじめに今回はVivadoのVIP、AXI VIP（AXI Verification IP）を使って、AXI4-LiteのMasterとして動作させます。MicroBlazeの代わりとして、AXI GPIO IPのレジスタアクセスをすること...
FPGA AXI4-Stream VIPをMasterとして試してみる
はじめにAMD Vivadoで、AXI4-Stream VIPをAXI StreamのMasterとして使ってみたので、使い方を残しておきます。（Slaveはこの記事では扱いません。利用予定はあるので、今後使い方をのせるかもしれません）対象...
FPGA Vivado インストール方法【Xilinx FPGA環境構築】Windows
はじめにXilinxのFPGAを開発する際に使用するツールの「Vivado」をインストールする手順について記載します。以下、注意点です。今回は、無償で利用できる「Vivado ML Standard」エディションをインストールしていきます。...